Semi-conducteurs : grâce à l’IA, Google révolutionne la conception de puces

Spread the love
Semi-conducteurs : grâce à l'IA, Google révolutionne la conception de puces

Une équipe de chercheurs de Google vient de dévoiler un nouveau modèle d’IA capable de concevoir des puces complexes en quelques heures – une tâche lourde et complexe qui prend généralement des mois aux ingénieurs humains.

Les équipes du géant américain ont utilisé un ensemble de données contenant 10 000 schémas de puces pour alimenter un modèle de machine learning, qui a ensuite été entraîné via des techniques d’apprentissage par renforcement. Résultat : en six heures seulement, le modèle pouvait générer une conception optimisant le placement des différents composants sur la puce, afin de créer une disposition finale répondant aux exigences opérationnelles telles que la vitesse de traitement et l’efficacité énergétique.

Le succès de cette méthode est tel que Google a déjà utilisé le modèle pour concevoir sa prochaine génération d’unités de traitement tensoriel (TPU), qui fonctionnent dans les centres de données de la société pour améliorer les performances de diverses applications d’IA. “L’apprentissage par renforcement génère des schémas de puce en quelques heures seulement, alors que les experts humains peuvent prendre des mois”, a tweeté Anna Goldie, chercheuse chez Google Brain, qui a participé à la recherche.

publicité

Une innovation de grande ampleur ?

Ce n’est pourtant pas une mince affaire : les puces modernes contiennent des milliards de composants différents disposés et connectés sur un morceau de silicium de la taille d’un ongle. Un seul processeur contient généralement des dizaines de millions de portes logiques, également appelées cellules standard, et des milliers de blocs de mémoire, appelés macro-blocs, qui doivent ensuite être câblés ensemble. L’emplacement des cellules standard et des macro-blocs sur la puce est crucial pour déterminer la vitesse à laquelle les signaux peuvent être transmis sur la puce et, par conséquent, l’efficacité du dispositif final.  

C’est pourquoi une grande partie du travail des ingénieurs porte sur l’optimisation de la disposition de la puce. Cela commence par le placement des macro-blocs les plus grands, un processus appelé “floorplanning” et qui consiste à trouver la meilleure configuration pour les composants tout en gardant à l’esprit que les cellules standard et le câblage devront être placés dans l’espace restant.  Le nombre de dispositions possibles pour les macro-blocs est colossal : selon les chercheurs de Google, il existe un potentiel de dix puissance 2500 configurations différentes à mettre à l’épreuve.

Une fois qu’un ingénieur a élaboré une configuration, il est qui plus est probable qu’il doive ensuite la modifier et l’ajuster au fur et à mesure que des cellules et des câbles standard sont ajoutés. Chaque itération peut prendre jusqu’à plusieurs semaines. Étant donné la complexité minutieuse de la planification des étages, l’ensemble du processus semble se prêter à l’automatisation. Pourtant, depuis plusieurs décennies, les chercheurs n’ont pas réussi à mettre au point une technologie capable d’alléger la tâche des ingénieurs. 

Les ambitions de Google

Les concepteurs de puces peuvent bien sûr compter sur des logiciels pour les aider dans cette tâche, mais il faut encore de nombreux mois pour déterminer la meilleure façon d’assembler les composants sur le dispositif.  Et le défi ne fait que se compliquer. La loi de Moore, souvent citée, prévoit que le nombre de transistors sur une puce double chaque année. Les ingénieurs sont donc confrontés à une équation qui croît de manière exponentielle avec le temps, tout en devant respecter des délais serrés.

C’est pourquoi la tentative apparemment réussie de Google d’automatiser la planification des étages pourrait changer la donne. “Yann LeCun, responsable de la recherche sur l’intelligence artificielle chez Facebook, a félicité l’équipe de Google pour avoir surmonté “40 ans” de tentatives de résolution de ce problème.  Le nouveau modèle d’IA de Google pourrait difficilement arriver à un meilleur moment : l’industrie des semi-conducteurs est actuellement secouée par une pénurie mondiale de puces qui touche plusieurs secteurs, de l’électronique grand public à l’automobile.

Si la pénurie a été causée par des capacités insuffisantes au niveau de la fabrication, plutôt que de la conception des semi-conducteurs, il n’en reste pas moins que la réduction du temps nécessaire à l’invention des puces de nouvelle génération pourrait constituer un soulagement bienvenu pour l’ensemble de la chaîne d’approvisionnement.

La revue scientifique Nature a salué cette nouvelle méthode. “Les chercheurs de Google ont réussi à réduire considérablement le temps nécessaire à la conception des micropuces”, ont-ils déclaré. “Il s’agit d’une réalisation importante qui contribuera grandement à accélérer la chaîne d’approvisionnement”. Bien que ce modèle puisse avoir un impact sur l’industrie dans son ensemble, il sera utile de garder un œil sur l’utilisation que Google fait de cette technologie. Pour rappel, le géant américain a depuis longtemps pour projet de créer des processeurs personnalisés en interne, notamment sous la forme de systèmes sur puce (SoC).

Source : ZDNet.com

Leave a Reply